SoC RTL Verification Lead
Job Summary
SoC RTLの検証エンジニアまたはリーダーとして、検証戦略の策定からテストベンチ開発、チームマネジメントまでを幅広く担当します。UVMやSystemVerilogを駆使し、論理・機能検証および検証プロセスの最適化を推進します。先端開発プロジェクトにおいて、技術力を活かして上流工程から携わることができるポジションです。
Responsibilities
- 検証戦略・計画の策定
- UVM/SystemVerilogを用いた検証実務
- 検証チームのマネジメント
- 検証仕様書・報告書の作成
Required Skills
- SoC RTL検証経験(8年以上)
- UVM / SystemVerilog
- 機能検証 / フォーマル検証
- テストベンチ設計
Job Details
■検証戦略・計画の策定
・検証容易性を考慮した設計プロセスの構築
・検証項目の網羅性・妥当性の確認
・検証スケジュールとリソースの最適化
■検証実務の推進
・UVMやSystemVerilogを用いたテストベンチ開発
・論理検証(RTLレベル)および機能検証の実施
・MBISTやSCANなどのテスト挿入と評価
■チームマネジメント
・検証チームの立ち上げと育成
・外部パートナーや他部門との連携
・KPI(性能・面積・検証容易性)に基づく進捗管理
■ドキュメント整備とレビュー
・検証仕様書、検証結果報告書の作成
・設計仕様書とのトレーサビリティチェック
■応募要件
【必須】
・SOC RTL検証経験:8年以上
・RTL検証/機能検証/フォーマル検証/カバレッジ分析の実務経験
・テストベンチアーキテクチャ設計スキル
・言語/ツール: SystemVerilog, UVM, C/C++, Python, Shell, RTL simulator等